AD6643是一款11位、250 MSPS、双通道中频(IF)接收机，专门针对要求高动态範围性能、低功耗和小尺寸的电信套用中支持多天线系统而设计。

该器件包括两个高性能模数转换器(ADC)和噪声整形再量化器(NSR)数字模组。各ADC採用多级、差分流水线架构，并集成了输出纠错逻辑。ADC差分流水线的第一级包含一个宽频宽开关电容採样网路。集成基準电压源可简化设计。占空比稳定器(DCS)补偿ADC时钟占空比的波动，使转换器保持出色的性能。

各ADC的输出内部连线到NSR模组。集成NSR电路能够提高奈奎斯特频宽内较小频段的信噪比(SNR)性能。该器件支持两种不同的输出模式，通过外部MODE引脚或SPI可以选择输出模式。

如果使能NSR特性，则在处理ADC的输出时，AD6643可以在有限的部分奈奎斯特频宽内实现更高的SNR性能，同时保持11位输出解析度。可 展开

以对NSR模组进行编程，以提供採样时钟22%或33%的频宽。例如，当採样时钟速率为185 MSPS时，在22%模式下，AD6643可以在40 MHz频宽内实现最高75.5 dBFS的SNR；在33%模式下，它可以在60 MHz频宽内实现最高73.7 dBFS的SNR。

如果禁用NSR模组，则ADC数据直接以11位的解析度提供给输出端。这种工作模式下，AD6643能够在整个奈奎斯特频宽内实现最高66.5 dBFS的SNR。因此，AD6643可以用于电信套用，例如要求更宽频宽的数字预失真观测路径。

经过数位讯号处理后，多路复用输出数据路由至两个11位输出连线埠，最大数据速率为500 Mbps (DDR)。这些输出设定为1.8 V LVDS，支持ANSI-644电平。

AD6643接收机能够对很宽的中频频谱进行数位化处理。各接收机设计用于同步接收不同的天线。该IF採样架构与传统的模拟技术或较低集成度的数字方法相比，能大幅度降低器件的成本和複杂度。

灵活的关断选项可以明显降低功耗。器件设定与控制的编程利用三线式SPI兼容型串列接口来完成；该接口提供多种工作模式，支持电路板级系统测试。

- 分集无线电和智慧型天线(MIMO)系统

- 多模式数字接收机(3G)

- WCDMA、LTE、CDMA2000

- WiMAX、TD-SCDMA

- I/Q解调系统

- 通用软体无线电

- 小型、节省空间的9 mm × 9 mm × 0.85 mm、64引脚LFCSP封装集成两个ADC。

- 引脚可选的噪声整形再量化器(NSR)，当频宽降低至最大60 MHz、185 MSPS时，它能提高信噪比。

- LVDS数字输出接口针对低成本FPGA系列而配置。

- 採用1.8 V单电源供电。

- 标準串列连线埠接口(SPI)支持各种产品特性和功能，例如：数据格式化（偏移二进制或二进制补码）、NSR、关断、测试模式以及基準电压模式。

- 片内1到8整数输入时钟分频器和多晶片同步功能支持广泛的时钟方案和多通道子系统。